关于verilog中if与case语句不完整产生锁存器的问题

 一、是什么

       锁存器是一种在异步时序电路系统中，对输入信号电平敏感的单元，用来存储信息。敏感的单元