1，单always块结构(一段式)：
always @(posedge clk ) beginalways @(posedge clk ) beg
阅读背景：
verilog状态机的三种写法
来源：互联网
分享到：
