( insert really basic question disclaimer here )( insert really basic question disclaimer here
阅读背景：
如何将值赋值给Verilog中的输出reg ?
来源：互联网
分享到：
