Verilog:将阻塞和非阻塞赋值混合到变量不是推荐的编码实践。

I have the following Verilog code:

我有以下Verilog代码:我有以下Verilo