1 enum logic {a = 1'b0, b = 1'b1, c = 1'bx, d = 1bx,
阅读背景：
SystemVerilog中枚举类型注意事项
来源：互联网
分享到：
