FPGA 设计的四种常用思想与技巧（三）－－数据接口的同步方法

数据接口的同步方法
数据接口的同步是 FPGA/CPLD 设计的一个常见问题，也是一个重点和难点，很多设计不稳定都是源于数据接口的同步有问题。 在电路图设计阶段，一些工程师手工加入 BUFT 或者非门调整数据延迟，从而保证本级模块的时钟对上级模块数据的建立、保持时间要求。 数据接口的同步是 FPGA/CPLD 设计的一个常见问题，也是一个重点和