Abstract
Verilog雖然是個語法簡單的語言，但是blocking與nonblocking卻是大家學習Verilog時永遠的痛，即時是很資深的IC Designer，也未必完全搞清楚兩者的差異，本文試著以simulator與synthesizer的角度去探討之。Verilog雖然是個語法簡單的語言，但是blocking與nonblocki
阅读背景：
(原創) 深入探討blocking與nonblocking (SOC) (Verilog)
来源：互联网
分享到：
