弄的蛋都碎了阿。。。
先上代码：
sine.v
module sine (clk, nrst, dout);
sine
阅读背景：
用Verilog HDL写了个sine wave generator
来源：互联网
分享到：
