升级到vivado2015后，为了升级以及zynq系列FPGA MPSOC考虑，xilinx后续IP将都支持AXI接口，但UART的设计并没有找到example/wavform/testbench，搞了大半天才把串口调通。升级到vivado2015后，为了升级以及zynq系列FPGA MPSOC考虑，xilinx后
阅读背景：
xilinx UART-lite AXI4接口testbench_shichaog的专栏
来源：互联网
分享到：
