组合逻辑的always模块中使用阻塞赋值；
时序逻辑的always模块中使用非阻塞赋值；
阅读背景：
verilog中的 阻塞赋值 与 非阻塞赋值 详解。
来源：互联网
分享到：
