对基于单体存储器的FIFO,作为一种数据缓冲器,其数据存放结构和RAM是一致的,只是存取方式有所不同。因RAM中的各存储单元可被随机读写,故FIFO的队首位置及队列长度均可浮动。为此,需要用两个地址寄存器,分别存储读地址(即队首元素地址)和写地址(即队尾元素地址加1)。在读写过程中FIFO所存储的信息并不移动,而是通过改变读地址或写地址来指示队首队尾。对基于单体存储器的FIFO,作为一种数据缓冲器,其数据存放结构和RAM是一致的,只是存取方式有
阅读背景：
verilog 实现fifo(转载)
来源：互联网
分享到：
