阅读背景:

system verilog-过程语句_zer0hz的博客_verilog过程语句

来源:互联网 

过程语句

always和initial的特点

  • always的主要是模拟硬件信号,需要对标硬件行为,只可以在module或者interface中使用;always的主



你的当前访问异常,请进行认证后继续阅读剩余内容。

分享到: