module fre_div3 (q,clk,reset);
output q;
input reset;
阅读背景：
三分频的Verilog实现
来源：互联网
分享到：
