I need to force my synthesizer or compiler to use RAM blocks to storage data.I need to force my synthesizer or compiler to u
阅读背景：
如何强制合成器使用RAM块来存储数据 - VHDL
来源：互联网
分享到：
