请教：如何用VERILOG HDL实现某频率时钟脉冲，并对该时钟的周期计数？

要求：用verilog hdl搭建一个频率为X的时钟以及实现对其震荡周期进行计数，而且能人为控制对此时钟计数的开始和停止时刻  要求：用verilog hdl搭建一个频率为X的时钟以及实现对其震荡周期进行计数，而且能人为控