在Verilog编程中常常遇到输出端口的类型问题，究竟是输出wire类型和reg类型，常常困扰着大家，针对这两种类型，两种类型综合出来的电路完全不同，wire是线网型，reg是寄存器类型。在Verilog编程中常常遇到输出端口的类型问题，究竟是输出wire类型和reg
阅读背景：
关于Verilog的output，应该是reg型，还是wire型?_爱折腾的张Sir的博客_verilog的output
来源：互联网
分享到：
