module QAQ(cnt,clk,reset);
input reset,clk; input reset,clk;
input reset,clk; input reset,clk;
阅读背景：
刚刚接触Verilog这个计数器哪里写错了QAQ求大神帮忙看一下
来源：互联网
分享到：
