1、四位串行加法器的设计（基于一位全加器FA）
2、四位串行加/减法器设计2、四
阅读背景：
定点数补码加、减运算器设计
来源：互联网
分享到：
