上图表示的就是数字电路设计中常用的时钟同步状态机的结构。其中共有四个部分产生下一状态的组合逻辑F、状态寄存器组、输出组合逻辑G、流水线输出寄存器组。如果状态寄存器组由n个寄存器组成，就可以记忆2^n个状态。并且所有的寄存器都连接在一个共同的时钟信号上，现代电路设计通常采用正跳变沿D触发器。上图表示的就是数字电路设计中常用的时钟同步状态机的结构。其中共有四个部分产生下一状态的组
阅读背景：
Verilog学习笔记设计和验证篇(二)...............同步有限状态机
来源：互联网
分享到：
