阅读背景:

Verilog三段式状态机描述_weixin_30628801的博客

来源:互联网 
         二段式:状态切换用时序逻辑,次态输出和信号输出用组合逻辑。
        三段式:状态切换用时序逻辑,次态输出用组合逻辑,信号输出用时序逻辑。信号输出的process中,case语句用next state做条件,可以解决比组合逻辑输出慢一拍的问题。       



你的当前访问异常,请进行认证后继续阅读剩余内容。

分享到: