以下为代码和解释：
`timescale 1ns / 1ps
/////////////////////////////////////////////////////////////////////////////////////////
阅读背景：
Verilog testbench的写法之输入输出文件
来源：互联网
分享到：
