Abstract
module內有很多東西，什麼該寫在前面?什麼該寫在後面呢?
Introduction
阅读背景：
Verilog testbench 与module建議的coding style(SOC) (Verilog)
来源：互联网
分享到：
