VHDL操作符
省略操作符
一般的，为了简化表达和位数不定情况下的赋值，可使用短语（OTHERS => X）,
这是一个省略赋值操作符，它可以在较多位的位矢量赋值中做省略化的赋值，如有：
SIGNAL d1 :STD_LOGIC_VECTOR(4DOENTO 0);
...
d1 <= (OTHERS => '1');
等同于：d1 <= "1111"
一般的，为了简化表达和位数不定情况下的赋值，
阅读背景：
VHDL操作符_小柚子的博客_vhdl 连接符
来源：互联网
分享到：
