简单的说，组合电路，没有时钟；时序电路，有时钟。
↓
也就是说，组合逻辑电路没有记忆功能，而时序电路具有记忆功能。也就是说，组合逻辑电路没有记忆功
阅读背景：
【VHDL】组合逻辑电路和时序逻辑电路的区别
来源：互联网
分享到：
