弄完了梅老师的verilog例程，想要改成VHDL，做如下记录：
8位数据转16位源码8位数据转16位源
阅读背景：
VHDL-OV7670-从头到脚-1（cmos8bit数据整合16bit）
来源：互联网
分享到：
