在入职之前曾自学了一段时间的Verilog，后来因为工作的缘故鲜有接触，就搁置下来了。后来因偶然的机会需要参与一个，后来因为工作的缘故鲜有接触，就搁置下来了。后来因偶
阅读背景：
ModelSim入门及Testbench编写——合理利用仿真才是王道
来源：互联网
分享到：
