FPGA的设计中，时钟系统的设计极其重要，通常时钟信号会使用BUFG网络减少传输延迟，提高系统性能并增强系统的稳定性。网络减少传输延迟，提高系统
阅读背景：
FPGA设计细节和实现（初学者）
来源：互联网
分享到：
