FPGA内部时钟网络及锁相环PLL

一、全局时钟网络信号，从时钟引脚输入

       1、全局复位，时钟使能要在时钟引脚输入，增强扇出系数       1、全局复位，时钟使能要在时钟引脚输入