实现功能：检测出串行输入数据4位Data二进制序列0101，当检测到该序列的时候，out=1，否则out=0实现功能：检测出串行输入数据4位Data二进制序列0101，当检测到该序列的时候，out=1，
阅读背景：
FPGA 状态机-序列检测器verilog
来源：互联网
分享到：
