module fp_verilog(clk, rst_n, fm);
input clk;//
阅读背景：
FPGA學習筆記（肆）
来源：互联网
分享到：
