四选一数据选择器真值表：
Verilog代码：
module mux4(en,d0,d1,d2,d3,a,y);mod
阅读背景：
FPGA_四选一数据选择器
来源：互联网
分享到：
