DS90UB940为解串器，在全部投屏传输通路中起到开关作用。在未与同轴电缆上输入信号的时钟同步前（可能未衔接，也可能衔接后时钟未同步），LOCK引脚和PASS引脚均为高阻态，电气特征出现为高电平，没有数据输出。时钟同步后，LOCK引脚输出1，可以正常输出数据。PASS引脚则用于检测输入信号的时序（比如DE length、VSync length）是不是有异常；输出1表现OK，输出0表现有异常。LINK ERROR COUNT存放器：供给“串行链路数据完全性”毛病计数门限设置，可以设置容错数，即多少个毛病后才释放LOCK；默许不设置是1个。上面三个功效均供给了文件体系节点来动态掌握。除此以外，作为sensor，DS90UB940在V4L2框架中注册为slave装备，master装备会通过DS90注册到V4L2框架的ioctl函数操作DS90UB940装备。 DS90UB940为解串器，在全部投屏传输通路中起到开关作用。在未与同轴电缆上输入信
阅读背景：
DS90UB940解串器芯片及驱动分析
来源：互联网
分享到：
