一、模块申明
verilog HDL设计以模块为基础，以关键字module开始，以endmodule结束，其格式如下： verilog HDL设计以模块为基础，以关键字module开始，以en
阅读背景：
3.1 Verilog HDL的模块化设计和描述方法
来源：互联网
分享到：
